MLK-15309-03 arm64: defconfig: enable PHY AT803X

Add PHY AT803X support.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>
Reviewed-by: Pandy Gao <pandy.gao@nxp.com>

MLK-15309-02 arm64: dts: imx8mq-evk: add the enet PHY led_act blinding workaround

Add enet PHY AR8031 led_act blinding issue sw workaround.
Adjust the PIN drive strength for the better timing.
Set the PTP ref clock to 100Mhz.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>
Reviewed-by: Pandy Gao <pandy.gao@nxp.com>

MLK-15309-01 net: phy: at803x: add EEE mode, 1.8V IO, led_act blinding workaround support

SmartEEE feature is enabled in default, add interface for user to disable
the feature for IEEE1588 high accurate convergence.

The phy support 1.8v RGMII VDDIO voltage, add interface for user to enable
VDDIO 1.8v support.

When phy/RJ45 power supply is not stable, LED_ACT may be busy on blinding,
add sw workaround to fix the issue.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>
Reviewed-by: Pandy Gao <pandy.gao@nxp.com>

MLK-15308 arm64: dts: imx8mq-evk: add post delay for BT modem

i.MX8MQ evk board install Murata 1CX WIFI/BT module, 1CX Bluetooth
requires the post delay after BT_REG power on.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>
Reviewed-by: Pandy Gao <pandy.gao@nxp.com>

MLK-15302 imx8mq: add wdog support

Add wdog nodes in dtsi.
Enable wdog1 for imx8mq evk board.
Enable imx wdt in defconfig.
Correct clock, offset 0x4550 is actually for wdog3.

Signed-off-by: Peng Fan <peng.fan@nxp.com>

MLK-15300-2 dts: i.MX8QXP: perf: add irq number

Assigned irq nubmber for ddr perf counter

Signed-off-by: Frank Li <Frank.Li@nxp.com>

MLK-15300-1 perf: fixed crash when irq have not assigned in dts file

[ 28.061044] perf[2494]: PC Alignment exception: pc=0000000072656d69 sp=ffff800032f2bd30
[ 28.069061] Internal error: Oops - SP/PC alignment exception: 8a000000 1 PREEMPT SMP
[ 28.077066] Modules linked in:
[ 28.080128] CPU: 2 PID: 2494 Comm: perf Not tainted 4.9.11-02540-g3ebe22c #52
[ 28.087263] Hardware name: Freescale i.MX8QXP LPDDR4 ARM2 (DT)
[ 28.093093] task: ffff80002e097080 task.stack: ffff800032f28000
[ 28.099011] PC is at 0x72656d69
[ 28.102163] LR is at perf_try_init_event+0x98/0xb0
[ 28.106950] pc : [<0000000072656d69>] lr : [<ffff0000081594e0>] pstate: 60000145

Signed-off-by: Frank Li <Frank.Li@nxp.com>

MLK-15034: dma: imx-sdma: no need report interrupt for channel0

It is possible for an irq triggered by channel0 to be received later,
after clks are disabled. If that happens then clearing them by writing
to SDMA_H_INTR won't work and the system will hang processing infinite
interrupts. Actually, don't need interrupt triggered on channel0 since
it's pollling to know channel0 done rather than interrupt in current
code, just clear BD setting to disable channel0 interrupt to avoid the
above case.

Reported-by: Leonard Crestez <leonard.crestez@nxp.com>
Signed-off-by: Robin Gong <yibin.gong@nxp.com>

MLK-15083 watchdog: imx2_wdt: fallback to timeout reset if explicit reset fails

If explicit reset fails fallback using the watchdog timeout. We
already have set the timeout counter to 0, but we might need to ping
the watchdog to load the new timeout, if a previous watchdog timeout
value has already been set.

We also decrease the time we spend waiting, to give a chance to log
that the explicit reset failed and that we fallback to watchdog
timeout reset.

Signed-off-by: Octavian Purdila <octavian.purdila@nxp.com>

MLK-15007-4: arm64: dts: imx8qm: enable iommu for fec

Enable iommu for FEC1/2.
The SID is programmed in U-BOOT with value 0x12 that shared
by FEC/FEC2, so FEC1/2 will share one SID and one context.

Signed-off-by: Peng Fan <peng.fan@nxp.com>

MLK-15007-3 arm64: defconfig: enable SMMUv2

Enable SMMUv2 in defconfig.

Signed-off-by: Peng Fan <peng.fan@nxp.com>

MLK-15007-2 arm64: dts: imx8qm: add smmu node

Add smmu node for i.MX8QM.

Signed-off-by: Peng Fan <peng.fan@nxp.com>

MLK-15007-1 iommu: arm: pgtable: alloc pagetable in DMA area

Normally the iommu pagetable could be in 64bit address space,
but we have one patch to address PCIE driver, 'commit 9e03e5076269
("MLK-15064-2 ARM64: DMA: limit the dma mask to be 32bit")'

The patch restrict swiotlb and iommu dma to be in 32bit address.

So if we allocate pages in highmem, then dma_map_single will return
a 32bit address. Then, we will get "Cannot accommodate DMA
translation for IOMMU page tables", because `dma != virt_to_phys(pages)`.

So we strict the lpae iommu pgtable in DMA area to fix this issue.

Signed-off-by: Peng Fan <peng.fan@nxp.com>

iommu/arm-smmu: Set SMTNMB_TLBEN in ACR to enable caching of bypass entries

The SMTNMB_TLBEN in the Auxiliary Configuration Register (ACR) provides an
option to enable the updation of TLB in case of bypass transactions due to
no stream match in the stream match table. This reduces the latencies of
the subsequent transactions with the same stream-id which bypasses the SMMU.
This provides a significant performance benefit for certain networking
workloads.

With this change substantial performance improvement of ~9% is observed with
DPDK l3fwd application (http://dpdk.org/doc/guides/sample_app_ug/l3_forward.html)
on NXP's LS2088a platform.

Reviewed-by: Robin Murphy <robin.murphy@arm.com>
Signed-off-by: Nipun Gupta <nipun.gupta@nxp.com>
Signed-off-by: Will Deacon <will.deacon@arm.com>
(cherry picked from commit 6eb18d4a2b860ad259763c5e6d632839dcf974a1)

MLK-15284-6: arm64: defconfig: enable UBIFS in defconfig

enable ubifs in arm64 defconfig

Signed-off-by: Han Xu <han.xu@nxp.com>

MLK-15284-5: arm64: defconfig: add GPMI and MXS_DMA in default config

add GPMI_NAND and MXS_DMA in ARM64 default config

Signed-off-by: Han Xu <han.xu@nxp.com>

MLK-15284-4: dma: Kconfig: add MXS_DMA dependency for ARM64

add MXS_DMA dependency for ARCH_MXC_ARM64

The patch also merge the upstreamed change that extend the dependency to
allow the mxs dma driver to be built whenever ARCH_MXS or ARCH_MXC is
selected. Refer to
https://git.kernel.org/pub/scm/linux/kernel/git/next/linux-next.git/commit/drivers/dma/Kconfig?h=next-20170626&id=d762e4f35601239cbebfbfd43d99876d8f220927

Signed-off-by: Han Xu <han.xu@nxp.com>

MLK-15284-3: mtd: nand: gpmi-nand: support NAND on i.MX8QXP

Enable the NAND support on i.MX8QXP

Signed-off-by: Han Xu <han.xu@nxp.com>

MLK-15284-2: dma: mxs-dma: add i.MX8QXP support in mxs-dma

add one more entry for i.MX8QXP mxs-dma, also check mxs_dma in filter
function.

Signed-off-by: Han Xu <han.xu@nxp.com>

MLK-15284-1: arm64: dts: enable the GPMI NAND module in device tree

enable the GPMI NAND module in device tree for i.MX8QXP

Signed-off-by: Han Xu <han.xu@nxp.com>

arm64: defconfig: Fix config option order

Continuous integration complains if savedefconfig shows differences,
even if it's just because of reordering config options.

Fixes: 42929061c62b ("MGS-3025: ARM64: dts: freescale: imx8mq: enable viv drm")
Signed-off-by: Leonard Crestez <leonard.crestez@nxp.com>
Reviewed-by: Octavian Purdila <octavian.purdila@nxp.com>

MLK-15293 arm64: dts: imx8mq: add imx i2c support

add imx i2c support for imx8mq in dts files.

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15145 ARM64: dts: Correct the system counter freqency for i.mx8mq

On i.MX8MQ, the system counter's clock frequency should be 8333333Hz.
We use 25MHz OSC, so the freqency is 25/3.

Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-13855-3: perf: ddr-perf: Add counter overflow handling

Added support for counter overflow interrupts.
When the cycles counter overflows, update all local event data,
then reset it and let it continue counting.

Signed-off-by: Tiberiu Breana <andrei-tiberiu.breana@nxp.com>

MLK-13855-2: perf: ddr-perf: Always enable the cycles counter

Always enable cycles counter 0, regardless if it is explicitly
selected by the user or not. The cycles counter generates overflow
interrupts that will be used to update other counters.

Signed-off-by: Tiberiu Breana <andrei-tiberiu.breana@nxp.com>

MLK-13855-1: perf: ddr-perf: Clean up driver

- repurpose e2c_map array to a perf_event* array
- add ddr_perf_event_enable function
- tidy up indenting

Signed-off-by: Tiberiu Breana <andrei-tiberiu.breana@nxp.com>

MLK-14865: ARM: dts: imx6sx-sdb: Change audio PLL frequency for SSI

Default frequency is 786432000 and we cannot derive an exact bitclk
for 24 bits tests.

This is similar with commit 9e3c04a3e9222a ("MLK-14781-2: ARM: dts: change
audio pll frequency for ssi master mode").

Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>
Reviewed-by: Shengjiu Wang <shengjiu.wang@nxp.com>

MLK-15132-6 : Enable Hantro decoder on i.MX8MQ

Enable vpu on imx8mq-evk dts file

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MLK-15287 clk: imx: imx8mq: increase NOC clock speed

NOC clock by default is running @400MHz, to achieve
best DDR access performance, increase it to 800MHz.

With CPU @1.2GHz, we can see stream copy performance
increase 24% if NOC clock is increased from 400MHz
to 800MHz.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MGS-3024 dts: update i.MX8MQ device config to enable GPU

enable gpu device in imx8mq-evk board,
increase GPU memory size from 32M to 128M,
enable GPU flat mappping for full DDR range.

add IMX8MQ_CLK_GPU_AHB_DIV into gpu clock list.

Date: 26th June, 2017
Signed-of-by: Chenyan Feng <ella.feng@nxp.com>

MGS-3023 [#imx-623] add ahb clk operation for mscale gpu

mscale gpu ahb clock has the different source from axi clock,
need add the separate clock operation for gpu ahb in driver.

Date: 24th June, 2017
Signed-off-by: Chenyan Feng <ella.feng@nxp.com>

MGS-3021 [#imx-622] Disable gpu security feature for mscale

GPU security feature is only for mscale, but driver is not ready,
need disable this feature to avoid gpu kernel panic temporally,

will drop this patch when gpu security driver is ready later.

Date: 23th June, 2017
Signed-off-by: Chenyan Feng <ella.feng@nxp.com>

MLK-15285-2 soc: imx: add HAVE_IMX_SOC for soc driver

soc driver is NOT only for i.MX8QM, add HAVE_IMX_SOC
config to improve build dependency.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-15285-1 soc: imx: add i.MX8MQ soc id support

Add i.MX8MQ SOC ID support, users can cat soc_id
and revision via /sys/devices/soc0/:

root@imx8mq:~# cat /sys/devices/soc0/soc_id
i.MX8MQ
root@imx8mq:~# cat /sys/devices/soc0/revision
1.0

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-15132-5 : Enable Hantro decoder on i.MX8MQ

Fix vpu decoder timeout issue:
Enable clock before config VPUMIX registers
Replace IMX8MQ_CLK_VPU_BUS_DIV with IMX8MQ_CLK_VPU_DEC_ROOT

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MGS-3025: ARM64: dts: freescale: imx8mq: enable viv drm

Change CONFIG_DRM_VIVANTE to be "m".

Date: Jun 26, 2017
Signed-off-by Meng Mingming <mingming.meng@nxp.com>

MLK-15151: dma: imx-sdma: Fix keepings clks enabled on sdma_resume error

This is obviously a bug but I don't know of a scenario where those errors
might happen.

Fixes: 7e84737c9c24 ("MLK-11385 dma: imx-sdma: enable clock before context restored")
Signed-off-by: Leonard Crestez <leonard.crestez@nxp.com>

MLK-15125: arm: dts: imx6sx: Fix duplicate name in lcdif

lcdif2 node has a property called "display" and a subnode that is also
called "display", leading to an OF duplicate warning at boot time.

Fix this by changing the subnode's name to "display@1".

Signed-off-by: Cristina Ciocan <cristina-mihaela.ciocan@nxp.com>

MLK-15148 ARM64: dts: freescale: imx8mq: add uart DMA chans and enable BT port

Add uart DMA chans for imx8mq platform.
Enable uart3 port for Bluetooth on evk board.
Correct the earlycon name.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-15147 arm64: imx8mq: fix iomux header file uart pin issue

imx8mq iomux header file uart part select_input config are
wrong that cause most of uart pin not work.
Add DCE and DTE string to distinguish the pin is for uart
which function, and clear all select_input for output pin.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-15146: ASoC: fsl: add back fsl_hifi build

fsl_hifi is removed wrongly by commit a69a185aad7f ("MLK-15140-2:
ASoC: fsl: add machine driver for wm8524")

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15140-6: ARM64: defconfig: built-in wm8524 modules

built-in wm8524 modules

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15140-5: ARM64: dts: enable wm8524 and sai2

enable wm8524 and sai2

Signed-off-by: Mihai Serban <mihai.serban@nxp.com>
Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15140-4: clk: clk-imx8mq: Add audio ipg clock

add audio ipg clock, sai ipg clock and correct some wrong
place in clock tree.

Signed-off-by: Mihai Serban <mihai.serban@nxp.com>
Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15140-3: ASoC: codecs: add wm8524 codec driver

Add wm8524 driver, there is no i2c interface for it.

Signed-off-by: Mihai Serban <mihai.serban@nxp.com>
Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15140-2: ASoC: fsl: add machine driver for wm8524

This a simple machine driver for wm8524.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15140-1: ASoC: fsl_sai: support latest sai module

The version of sai is upgrate in imx8mq, which add two register
in beginning, there is VERID and PARAM. the driver need to be
update

Signed-off-by: Mihai Serban <mihai.serban@nxp.com>
Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15144 ARM64: dts: freescale: imx8mq: add enet support

Add enet support for imx8mq evk board.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-15138-2 defconfig: enable mxc ion on i.mx8

Enable mxc ion on i.mx8.

Signed-off-by: Song Bing <bing.song@nxp.com>

MLK-15138-1 ion: enable mxc ion on i.mx8

Enable mxc ion on i.mx8.

Signed-off-by: Song Bing <bing.song@nxp.com>

MLK-15143 ARM64: dts: freescale: imx8mq: increase CMA size

Increase CMA size to 640MB for i.MX8MQ.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-15137-02 driver: clk: Remove new_div_ack check in frac pll

If the frac pll is powrer down or hold in reset, new_div_ack
will not be assert. Waiting for ack will failed.

Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15137-01 driver: fix vpu gate clock's offset on i.mx8mq

Fix vpu's gate clock register offset.

Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15028: ASoC: codecs: wm8960: Remove bitclk relax condition

Using a higher bitclk then expected doesn't always work.
Here is an example:

aplay -Dhw:0,0 -d 5 -r 48000 -f S24_LE -c 2 audio48k24b2c.wav

In this case, the required bitclk is 48000 * 24 * 2 = 2304000
but the closest bitclk that can be derived is 3072000.

Now, for format S24_LE, SAI will use slot_width = 24, but since
the clock is faster than expected, it will start to send bytes
from the next channel so the sound will be corrupted.

Thus, remove bitclk relaxation condition which was added mostly
for supporting S20_3LE format which was removed from SAI in
commit 739e6d654b5c0a ("MLK-14870: ASoC: fsl_sai: Remove support
for S20_3LE").

Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>
Reviewed-by: Shengjiu Wang <shengjiu.wang@nxp.com>

MLK-15132-4 : Enable Hantro decoder on i.MX8MQ

Fix section mismatch link warning,
Removing unnecessary annotation '__init'/'__exit'

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MLK-15135-5 ARM64: configs: defconfig: enable imx-sdma driver on i.mx8

enable sdma driver on i.mx8 defconfig.

Signed-off-by: Robin Gong <yibin.gong@nxp.com>

MLK-15135-4: ARM: dts: fsl-imx8mq: add SDMA2 on imx8mq

Add Audio SDMA2 on i.mx8mscale.

Signed-off-by: Robin Gong <yibin.gong@nxp.com>

MLK-15135-3: clk: imx8mq: add sdma clock

add sdma clock and ipg clock on i.mx8mq.

Signed-off-by: Robin Gong <yibin.gong@nxp.com>

MLK-15135-2 dma: Kconfig: add sdma on i.mx8mq

select sdma on i.mx8mq.

Signed-off-by: Robin Gong <yibin.gong@nxp.com>

MLK-15135-1: dma: imx-sdma: fix build warning on aarch64

fix below build warning with aarch64:
drivers/dma/imx-sdma.c: In function ‘sdma_prep_dma_cyclic’:
drivers/dma/imx-sdma.c:1727:3: warning: format ‘%d’ expects argument of type ‘int’, but argument 5 has type ‘size_t’ [-Wformat=]
   dev_dbg(sdma->dev, "entry %d: count: %d dma: %pad %s%s\n",

Signed-off-by: Robin Gong <yibin.gong@nxp.com>

MLK-15133-02 driver: clk: Skip enable non-critical clks on imx8mq

Only enable the system critical clks by default, other clks only
need to be enabled when it is used by the driver.

Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15133-01 driver: clk: Enhance the frac&sccg pll code on i.mx8mq

1. Fix coding typo.

2. Add PLL lock check and fix the reload of divfi and divff for frac pll.

Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15067: ASoC: fsl: imx-wm8958: Kill warning for non-gpr boards

Similar with 7c280619ed45b (" MLK-14663-2: ASoC: fsl: imx-wm8960: Kill
warning for non-gpr boards")

Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-15067: ASoC: fsl: imx-wm8958: Refactor GPR parsing

This is similar with commit c79a82aec8ccf ("ASoC: fsl: imx-wm8960: Refactor
GPR parsing") and it is needed for easier adding support for non-gpr boards.

Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-15132-3 : Enable Hantro decoder on i.MX8MQ

Move hantrodec.h to uapi directory

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MLK-15132-2: Enable Hantro decoder on i.MX8MQ

Add vpu part in fsl-imx8mq.dtsi

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MLK-15132-1: Enable Hantro decoder on i.MX8MQ

Added hantro driver code

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MLK-15131-2 ARM64: dts: freescale: imx8mq: enable snvs rtc

Enable SNVS RTC by default on i.MX8MQ.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-15131-1 defconfig: enable SNVS RTC

Enable SNVS RTC for i.MX8MQ by default.

The change of CONFIG_I2C_MUX is introduced by
running savedefconfig.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-15128-7 clk: imx: add i.mx8mq clock driver support

Add i.MX8MQ clock driver support.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>
Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15128-6 soc: imx: add psci gpc support for i.mx8mq

Add i.MX8MQ PSCI GPC virtual driver support.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>
Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15128-5 ARM64: kconfig: enable i.mx8mq pinctrl driver

Enable i.MX8MQ pinctrl driver by default.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-15128-4 pinctrl: freescale: add i.mx8mq pinctrl driver support

Add i.MX8MQ pinctrl driver support.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-15128-3 pinctrl: freescale: support scu and memmap pinctrl together

As i.MX8MQ is a ARM64 SoC but it does NOT use SCU pinctrl, so
need to support both SCU and MEMMAP pinctrl together for ARM64
build.

use IMX8_USE_SCU flag to distinguish SCU and MEMMAP pinctrl
type.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>
Signed-off-by: Peng Fan <peng.fan@nxp.com>

MLK-15128-2 ARM64: dts: freescale: add i.mx8mq dtsi and evk dtb

Add i.MX8MQ dtsi and EVK board dtb.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>
Signed-off-by: Peng Fan <peng.fan@nxp.com>
Signed-off-by: Chenyan Feng <ella.feng@nxp.com>
Signed-off-by: Li Jun <jun.li@nxp.com>
Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15128-1 dt-bindings: imx8mq: add clock and pinctrl head file

Add i.MX8MQ clock and pinctrl file.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>
Signed-off-by: Bai Ping <ping.bai@nxp.com>
Signed-off-by: Peng Fan <peng.fan@nxp.com>

MLK-14765: Fix DCP Aes timeout issues when used with CTS

The DCP driver does not obey cryptlen, when doing CTS this results in
passing to hardware input stream lengths which are not multiple of
block size. This causes the hw to misbehave. Also not honoring
cryptlen makes CTS fail. A check was introduced to prevent future
erroneous stream lengths from reaching the hardware. Code which is
splitting the input stream in internal DCP pages was changed to obey
cryptlen.

Signed-off-by: Radu Solea <radu.solea@nxp.com>

MLK-14765: Fix DCP SHA null hashes and output length

On imx6sl and imx6ull DCP writes at least 32 bytes in the output
buffer instead of hash length as documented. Add intermediate buffer
to prevent write out of bounds.

When requested to produce null hashes DCP fails to produce valid
output. Add software workaround to bypass hardware and return valid output.

Signed-off-by: Radu Solea <radu.solea@nxp.com>

MGS-2949 [#ccc] revert power management workaround for imx8

SCFW crash is fixed, need drop the temporal workaround.

Date: Jun 07, 2017
Signed-off-by: Xianzhong <xianzhong.li@nxp.com>

MGS-2970-2 [#imx-603] fix dual gpu hang with power management

gpu1 hang is reproducible when run es32 cts with power mangement.

there is the gpu1 power-off/up when commit gpu0 and gpu1 early or late,
then gpu0 will break the inter-semaphore & stall from gpu1, and end up,
when gpu1 execute its command, will stuck to wait for gpu0 infinitely.

prevent the unexpected power-off bofore command commit on dual cores.

Date: Jun 18, 2017
Signed-off-by: Xianzhong <xianzhong.li@nxp.com>

MGS-2970-1 [#imx-603] fix dual gpu hang with power management

gpu mode is lost after power-off, hence gpu hang in dual mode,
this patch can configure gpu mode for each power-up properly.

Date: Jun 09, 2017
Signed-off-by: Xianzhong <xianzhong.li@nxp.com>

MGS-2944 [#imx-290] enable GPIPE clock gating

revert the workaround which disable GPIPE clock gating.

Date: June 06, 2017
Signed-off-by: Xianzhong <xianzhong.li@nxp.com>

MGS-2857-2 [#imx-530] cleanup spinlock debug code from gpu kernel

not make sense to use the different codes for spinlock debug

Date: Jun 07, 2017
Signed-off-by: Xianzhong <xianzhong.li@nxp.com>

MLK-14663-2: ASoC: fsl: imx-wm8960: Kill warning for non-gpr boards

A side effect of commit 5555277e693a7 ("MLK-13574-1: ASoC: imx-wm8960:
remove the gpr dependency") is that a warning was printed for boards
without gpr. This can be confusing.

imx7d boards do not have a gpr setting, so use imx7d-evk-wm8960
compatible string to avoid printing the warning.

Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-14663-1: ASoC: fsl: imx-wm8960: Refactor GPR parsing

Refactor GPR handling into a function for easier adding support
for non-gpr boards.

Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-15124-06: defconfig: Add mx8 image subsystem

Add mx8 image subsystem and v4l2 device.

Signed-off-by: Sandor Yu <Sandor.yu@nxp.com>

MLK-15124-05: dts: Add imx8qm image subsystem property

Add imx8qm image subsystem property.

Signed-off-by: Sandor Yu <Sandor.yu@nxp.com>

MLK-15124-04: image ss: Add mx8 image subsystem driver

Add mxc media device driver.
Add mx8 isi device driver.
Add mx8 mipi csi device driver.
Add max9286 sensor driver.
mxc isi driver support CSC and scaling function.

Signed-off-by: Sandor Yu <Sandor.yu@nxp.com>

MLK-15124-03: clk: Rename image subsystem clock name

Rename image subsystem power domain name.
Rename mipi csi LIS clock name.

Signed-off-by: Sandor Yu <Sandor.yu@nxp.com>

MLK-15124-02: clk: Add local interrupter clock

Add mipi csi local interrupter clock

Signed-off-by: Sandor Yu <Sandor.yu@nxp.com>

MLK-15124-01: pm: Add image subsystem power domain name

Add imx8 image subsystem power domain name.

Signed-off-by: Sandor Yu <Sandor.yu@nxp.com>

MLK-15120 ARM: imx7d: clk: select uart3 clock parent and set rate

The clock driver may enable uart clock tree when earlycon/earlyprintk
kernel param is enabled, and the clock gate specify CLK_SET_RATE_GATE,
then .of_clk_set_defaults() set the dts node assigned-rate will be failed.
So set parent and set rate in clock driver is reasonable.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-15104: ASoC: imx-sii902: add constraint for channels

The maximum channel supported by sii902 is 2, but machine
driver use dummy codec, and there is no constraint list
from codec, so add constraint directly in machine driver.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>
(cherry picked from commit 037051e60f3b29fb09aae6f2c97a3532482dfc2a)

MLK-15109-4: ARM64: dts: update esai compatible string

update esai compatible string in imx8qm.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15109-3: ASoC: fsl_esai: add constraint for dma workaround

Use GPT dma event to instead of esai dma event can't totally
resolve/workaround the hardware issue, There is two GPT, one
GPT is to get the failing edge of dma event, then to trigger
EDMA copy data, another one is to get the raising edge, then to
clear the interrupt of both GPT, sometimes, the clear operation
may clear the failing edge event wrongly in race condition.
then the EDMA will stop.
In test result, the high sample rate and multi-channel is easy
to trigger this issue. so add constraint for them to make the
workaround stable

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15109-2: ASoC: fsl_esai: add constrain_period_size

There is limitaion for EDMA, which can only accept the period bytes
that can be divided by maxburst with no remainder. Otherwise EDMA
will not copy the left data in the end, and it will cause noise.
so add constraint for these chips.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15109-1: ASoC: fsl_esai: introduce SoC specific data

Introduce a SoC data struct which contains the differences between
the different SoCs this driver supports. This makes it easy to support
more differences without having to introduce a new switch/case each
time.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15066-2: ASoC: imx-pcm-dma-v2: fix typo issue

fix typo issue

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15066-1: ASoC: imx-pcm-dma-v2: fix noise issue with pulseaudio

Same as commit c55075170214 ("MLK-14582: ASoC: imx-pcm-rpmsg: fix
audio noise issue with pulseaudio"), need to add a constraint for
SNDRV_PCM_HW_PARAM_PERIODS, which make the period number integer.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15075 thermal: imx: fix temp read failure on i.mx7d

On i.MX7D, if the system enter LPSR mode, the tempmon module
will be power down, so the regiter's value is lost, so we need
to save the registers before suspend and restore the register after
resume back.

Signed-off-by: Bai Ping <ping.bai@nxp.com>