MLK-13975 arm64: dts: fsl-imx8qxp: enable SAI4 and SAI5

Enable SAI4 and SAI5.

Signed-off-by: Viorel Suman <viorel.suman@nxp.com>

MLK-13975: ASoC: fsl: add AMIX machine driver

Add audio mixer machine driver.

Signed-off-by: Viorel Suman <viorel.suman@nxp.com>

MLK-13975: ASoC: fsl: add AMIX device driver

Add audio mixer device driver.

Signed-off-by: Viorel Suman <viorel.suman@nxp.com>

MLK-15305-2: dma: imx-sdma: force to load context in sdma_config

Force to load context in sdma_config whatever context loaded or not,
since some configuration may change when the upper driver call sdma_config
such as bus width.

Signed-off-by: Robin Gong <yibin.gong@nxp.com>
(cherry picked from commit ee8930b657af0c9ce2cfb1a521530c7d31016675)

MLK-16044 clk: imx: correct i.mx8mq qspi/nand clock name

i.MX8MQ QSPI and NAND's pre and post div clock
use incorrect parent name, correct them.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-16037: ARM64: dts: switch to use DMA.I2C0 instead HDMI.I2C0

Use the DMA.I2C0 instead HDMI.I2C0, they share same hardware pin
in imx8qm, then the HDMI power domain will not be enabled when
audio codec is working.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-16036 drm/imx: ldb: Avoid early return when getting aux PHY in dual mode

In dual mode, we return too early from ->bind when we get
the auxiliary channel's PHY.  This causes we miss the logics
to set driver data, get ldb alias id and initialize pixel
link(if necessary).  This patch fixes the issue here by
tweaking the driver logic to do component binding properly.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-15343-3 PCI: imx: enable the DBI_RO_WR_EN of PCIEB

The DBI_RO_WR_EN of PCIEB should be asserted,
otherwise the CLASS_DEVICE can't be configured
correctly, then PCIEB RC doesn't work at all.

Signed-off-by: Richard Zhu <hongxing.zhu@nxp.com>

MLK-15343-2 clk: imx8qm: correct the PD of PCIEB PHY CLK

Correct the PD of the PCIEB PHY CLK.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>
Signed-off-by: Richard Zhu <hongxing.zhu@nxp.com>

MLK-15343-1 ARM: imx: enable pcieb on imx8qm

Based on base board, enable pcieb lane1, enlarge
the CFG mapping space.
HSIO configuration is 1 lane PCIEA, 1 lane PCIEB and SATA.
PHY configurations:
PHY_X2_0 <------> PCIEA 1 lane
PHY_X2_1 <------> PCIEB 1 lane
PHY_X1 <------> SATA

Signed-off-by: Richard Zhu <hongxing.zhu@nxp.com>

MLK-16020 drivers: soc: imx8: fill in machine field

As for imx6/7, read the 'model' field from device tree and fill in the
machine soc field.

Signed-off-by: Octavian Purdila <octavian.purdila@nxp.com>

MLK-16038 ARM: dts: fsl-imx8mq-evk: improve the usdhc I/O drive strength

Some normal high-speed SD card may meet some CRC error on imx8mq-evk
board, so improve the default usdhc I/O drive strength to fix this.

Signed-off-by: Haibo Chen <haibo.chen@nxp.com>

MLK-15132-7 : Enable Hantro decoder on i.MX8MQ

Refine clk/power operation
Adjust print level to reduce some unnecessary print info
Removing some redundant codes in bring up stage

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MLK-16025 ARM64: defconfig: enable xen backend blkdev

This provides a kernel dom0 based blkdev backend for domUs (raw disk)
and avoids the need to run qemu in dom0 as a backend for blkdev.

Signed-off-by: Octavian Purdila <octavian.purdila@nxp.com>
Reviewed-by: Peng Fan <peng.fan@nxp.com>

MLK-16031 arm64: dts: add mlb support for imx8qxp

add mlb support for imx8qxp

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-16030-2 soc: imx: gpc: add power domain names

Add power domain names for i.MX8MQ, currently only
11 power domains support runtime ON/OFF.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-16030-1 arm64: dts: freescale: imx8mq: reduce power domain number

Reduce i.MX8MQ power domain number because some power
domains can NOT support runtime ON/OFF.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK-16006: Revert "ARM: dts: imx6sx-sdb: Change audio PLL frequency for SSI"

This reverts commit d7d6f210522188 ("ARM: dts: imx6sx-sdb: Change audio
PLL frequency for SSI") because it breaks MQS.

MQS uses IMX6SX_CLK_SAI1 as master clock and it requires mclk rate to be
24576000. No other rate is supported.

Anyhow, due to change to fix  MLK-14865 sai1 clk is changed to 36864000.

Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-16010: ASoc: fsl: support 32-bit application for hifi4

add cases to support 32-bit application for hifi4 when
kernel is running on 64-bit cpu mode.

Signed-off-by: Weiguang Kong <weiguang.kong@nxp.com>

MLK-16029 arm64: dts: imx8qm: enable mipi_dsi0 i2c0

add device node to enable mipi_dsi0 i2c0

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-16028 clk: imx8qm: add clk for dsi0 i2c0

add clk for dsi0 i2c0

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-16027 arm64: dts: imx8qm: correct mipi0 power domain

correct mipi0 power domain

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-16023-05 arm64: dts: imx8qm/qxp: enable enet MAC delayed clocks

Since i.MX8QM/QXP ENET version add new feature that support delayed
clock for rxc/txc, then enable the feature on imx8qm/qxp arm2 boards.

Only enable i.MX8QM/QXP ARM2 board port0 delayed clock, port1 still
use PHY delayed clock. i.MX8QXP MEK board also use PHY delayed clock,
once get board then enable the port1 and verify MAC delayed clock in
MEK board.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-16023-04 arm64: dts: imx8mq: clean up the enet compatible string

Since i.MX8MQ ENET is the same as i.MX6SX ENET version and don't
support new features added in i.MX8QM/QXP. So remove "fsl,imx8qm-fec"
compatible string.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-16023-03: net: fec: add MAC delayed clock feature support

i.MX8QM/QXP ENET IP version add new feture to generate delayed TXC/RXC
as an alternative option to make sure it can work well with various PHYs,
which also is useful for MAC-to-MAC case. Add the new feature support.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-16023-02: clk: imx8qm/qxp: correct the enetn_tx_2x_clk clock source

Correct the enetn_tx_2x_clk clock source to get the correct clk tree.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-16023-01 net: phy: at803x: cleared the txc/rxc clk delay enable bits

RXC clock delayed bit is enabled in HW reset in default, and
to avoid uboot set RXC/TXC clk delayed bits, it should clear
these bits firstly.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-16022 net: fec: get mac address from fuse

i.MX8QM/QXP MAC address only can be program by SCU, and A core
read fuse enet MAC address by sc APIs interface. i.MX8mScale is
inherited from i.MX7D, can directly read fuse in A-core.

Add i.MX8QM/QXP/MQ ENET MAC address check from fuse.

Signed-off-by: Fugang Duan <fugang.duan@nxp.com>

MLK-16015-8 gpu: imx: dpu: common: Initialize pixel link with correct settings

The pixel link configurations are broken into pieces in other drivers to
meet a recommended configuration sequence from the design team.  So, let's
rename the function name of dpu_pixel_link_config() to dpu_pixel_link_init
and disable/invalidate pixel link as an initial status.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-16015-7 gpu: imx: dpu: common: Make dpu_pixel_link_config() return void

This patch makes dpu_pixel_link_config() return void, since no one is
checking the return value and actually even if any of the SCU operations
inside this function fails we can do nothing about it.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-16015-6 drm/imx: ldb: Add pixel link validate/invalidate logics

To enable or disable a display safely, we need to validate pixel link
after the relevant ldb channel is enabled and invalidate pixel link
before the channel is disabled.  These operations are recommended
by the design team.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-16015-5 drm/imx: ldb: Specify pixel link quirks to be initialization related

This patch specifies the existing pixel link quirks is initialization related.
This may help us distinguish between the pixel link quirks and another one
up-coming which is validation and invalidation related.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-16015-4 gpu: imx: dpu: framegen: Add pixel link enable/disable logics

To enable or disable a display safely, we need to enable pixel link
after framegen is enabled and disable pixel link before framegen is
disabled.  These operations are recommended by the design team.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-16015-3 arm64: fsl-imx8qm.dtsi: Add ldb aliases

This patch adds ldb aliases so that the relevant driver is
able to distinguish between the two LDB instances.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-16015-2 phy: mixel-lvds-combo: Add delay to wait PHY to be locked

It seems that we haven't got SCU ISO bit available to check if PHY is
locked or not after enable, so let's simply delay for a while as a
temporary solution.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-16015-1 phy: mixel-lvds: Add delay to wait PHY to be locked

It seems that we haven't got SCU ISO bit available to check if PHY is
locked or not after enable, so let's simply delay for a while as a
temporary solution.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-15973 ARM: dts: imx6sx-sabreauto: correct CD pin.

Correct the CD pin for baseboard SD slot, otherwise
the card detection can't work.

Signed-off-by: Haibo Chen <haibo.chen@nxp.com>

usb: host: xhci-ring: don't need to clear interrupt pending for MSI enabled hcd

According to xHCI spec Figure 30: Interrupt Throttle Flow Diagram

If PCI Message Signaled Interrupts (MSI or MSI-X) are enabled,
        then the assertion of the Interrupt Pending (IP) flag in Figure 30
        generates a PCI Dword write. The IP flag is automatically cleared
        by the completion of the PCI write.

the MSI enabled HCs don't need to clear interrupt pending bit, but
hcd->irq = 0 doesn't equal to MSI enabled HCD. At some Dual-role
controller software designs, it sets hcd->irq as 0 to avoid HCD
requesting interrupt, and they want to decide when to call usb_hcd_irq
by software.

Signed-off-by: Peter Chen <peter.chen@nxp.com>
Signed-off-by: Mathias Nyman <mathias.nyman@linux.intel.com>
Signed-off-by: Greg Kroah-Hartman <gregkh@linuxfoundation.org>

usb: host: xhci: delete sp_dma_buffers for scratchpad

We already have sp_array to store each scratch buffer address for xHC,
it doesn't need another sp_dma_buffers array to store it.

Signed-off-by: Peter Chen <peter.chen@nxp.com>
Signed-off-by: Mathias Nyman <mathias.nyman@linux.intel.com>
Signed-off-by: Greg Kroah-Hartman <gregkh@linuxfoundation.org>

usb: host: xhci: using correct specification chapter reference for DCBAAP

Using correct specification chapter reference for DCBAAP
(Device Context Base Address Array Pointer).

Signed-off-by: Peter Chen <peter.chen@nxp.com>
Signed-off-by: Mathias Nyman <mathias.nyman@linux.intel.com>
Signed-off-by: Greg Kroah-Hartman <gregkh@linuxfoundation.org>

MLK-16017 arm64: dts: freescale: imx8qxp: add system controller rtc

Add i.MX8QXP system controller RTC support.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MA-9931 [#imx-667] use kzalloc instead of kmalloc during fence_init.

Fix cts android.app.uiautomation.cts.UiAutomationTest#testWindowContentFrameStats fail.
This case check fence getSignalTime, which is get from fence->timestamp.
If use kmalloc, timestamp value is not guaranteed and can't be updated during fence_signal.

Date: Jul 17, 2017
Signed-off-by: juan.hao <juan.hao@nxp.com>

MGS-2966 [#imx-651] fix GPU hang with power management off

iMX8QXP SCFW has the strict requirement on GPU power-up/down flow,
when GPU power management is disabled, there is no power-down,
then GPU hang with the second power-up when insmod galcore.

this fix will enable power-down when unload galcore module.

Date: Jul 07, 2017
Signed-off-by: Xianzhong <xianzhong.li@nxp.com>

MLK-15999 imx: mlb: fix build warnings

fix build warnings

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15995 imx: mlb: only use irq_ahb1 for imx6

Due to IP integration difference, there are 2 ahb irqs
for imx6 and only 1 ahb irq for imx8. This patch makes
mlb driver compatible with irq difference.

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15994 defconfig: add mlb support in defconfig

add mlb support in defconfig

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15993 Kconfig: add mlb support for IMX8QM

add mlb support for IMX8QM

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15992 imx: mlb: add ipg & hclk clocks for imx8 mlb

Add ipg & hclk clock for imx8 mlb due to IP integration difference.

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15991 arm64: dts: imx8qm: add mlb support

add mlb support for imx8qm

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15990 imx: mlb: change mlb clock name

change mlb clock name from clk_mlb3p to mlb.

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15989 arm: dts: imx6q: remove clk pll8_mlb

remove clk pll8_mlb because it's not used in current driver.

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15988 imx: mlb: remove clk for mlb 6 pin mode

mlb 6 pin mode is not supported in current release,
so remove clk for mlb 6 pin mode.

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15987 imx: mlb: use dma pool when iram doesn't exist

alloc mlb data buffer from dma pool when iram doesn't exist

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-15997 Document: mlb: add document for mlb

add document for mlb

Signed-off-by: Gao Pan <pandy.gao@nxp.com>

MLK-13975: ASoC: fsl_sai: Refine master flag handling

The patch introduces the master flag handling
as function of direction and the option to provide
the flag value from DTS.

Signed-off-by: Shengjiu Wang <shengjiu.wang@nxp.com>
Signed-off-by: Viorel Suman <viorel.suman@nxp.com>

MLK-16005-2 arm64: tlb: add the SW workaround for i.MX8QM TKT340553

on i.MX8QM TO1.0, there is an issue: the bus width between A53-CCI-A72
is limited to 36bits.TLB maintenance through DVM messages over AR channel,
some bits will be forced(truncated) to zero as the followings:

ASID[15:12] is forced to 0
VA[48:45] is forced to 0
VA[44:41] is forced to 0
VA[39:36] is forced to 0

This issue will result in the TLB aintenance across the clusters not working
as expected due to some VA and ASID bits get truncated and forced to be zero.

The SW workaround is: use the vmalle1is if VA larger than 36bits or
ASID[15:12] is not zero, otherwise, we use original TLB maintenance path.

Signed-off-by: Jason Liu <jason.hui.liu@nxp.com>
Reviewed-by: Anson Huang <anson.huang@nxp.com>

MLK-16005-1 drivers: soc: refine the imx8 soc revision support

This patch is to refine the imx8 soc revision support. The imx8qm and
imx8qxp will go through the SCU API to get the silicon ID and REVISION.
imx8mq will go through the anatop interface to get the ID/REV.

Since the silicon ID/REV need be set as early as possible, thus refine it
by using the early_initcall for the early initialization. For the SCU API
interface, this need be called after the MU interface initialized.

Signed-off-by: Jason Liu <jason.hui.liu@nxp.com>
Reviewed-by: Anson Huang <anson.huang@nxp.com>

MLK-15980: Revert "ASoC: imx-wm8962: Use a lower FLL output rate for S20_3LE and S24_LE formats"

This reverts commit be13ac391d27c925 ("MLK-15101: ASoC: imx-wm8962: Use a lower
FLL output rate for S20_3LE and S24_LE formats").

This breaks recording. We'll have to find a better fix for MLK-15101.

Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-16001 drm/imx: dpu: plane: Don't support active planes with CRTC disabled

It's unnecessary to support active planes with relevant CRTC being disabled,
because we cannot see the planes on the screen.  Let's reject the case
in the atomic check stage explicitly.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-16000 arm64: dts: freescale: imx8qxp: add mek board dtb

Add i.MX8QXP MEK board dtb.

Signed-off-by: Anson Huang <Anson.Huang@nxp.com>

MLK15951-2 arm:dts:imx8qm - Fix HDMI clocks

Ensure that both PLL and IPG clocks are enabled and set by
the HDMI irqsteer device tree entry.
Fix some HDMI clock names.

Signed-off-by: Ranjani Vaidyanathan <Ranjani.Vaidyanathan@nxp.com>

MLK-15952-1 imx8qm: FIX HDMI clocks

The HDMI irqsteer incorrectly assumed that the HDMI bus clock will
be enabled automatically by the SCFW when HDMI SS is powered up.
Fix HDMI clocks so that the HDMI IPG clock is enabled when required.
Also fix all the LPCG addresses by HDMI clocks.

Signed-off-by: Ranjani Vaidyanathan <Ranjani.Vaidyanathan@nxp.com>

MLK-15048-2: video: Add proper config dependencies

Currently, if setting MXC_IPU to 'no' leads to a chain of build crashes.
This happens due to lack of proper config dependencies.

This patch fixes the following interdependencies:
- framebuffer sync panel (FB_MXC_SYNC_PANEL)
- should depend on IPU v3 (MXC_IPU_V3)
- ADV7535 MIPI-to-HDMI converter (FB_MXC_ADV7535)
- should depend on MIPI DSI (FB_MXC_MIPI_DSI)
- framebuffer MXS LCD controller (FB_MXS)
- should depend on framebuffer sync panel (FB_MXC_SYNC_PANEL)
- camera v4l drivers + TV decoders that use IOCTL interface
  (MXC_CAMERA_OV5640, MXC_CAMERA_OV5642, MXC_CAMERA_OV5640_MIPI,
  MXC_TVIN_ADV7180)
- should depend on V4L2 internal IOCTL interface
  (VIDEO_V4L2_MXC_INT_DEVICE)

Signed-off-by: Cristina Ciocan <cristina-mihaela.ciocan@nxp.com>

MLK-15048-1: media: v4l: capture: Move mxc/subdev/ drivers to mxc/capture

All drivers in mxc/subdev are capture devices, so move them to their
rightful place, in mxc/capture to avoid confusion.

Two of the drivers, ov5640 and ov5640_mipi are in both locations, having
the same configs: CONFIG_MXC_CAMERA_OV5640 and CONFIG_MXC_CAMERA_OV5640_MIPI.
After moving all to mxc/capture/ directory, add a _v2 suffix to those
drivers moved from mxc/subdev to allow a clean compile process. As a next
step, the 2 versions of drivers should be merged, since they represent the
same device and functionality.

Signed-off-by: Cristina Ciocan <cristina-mihaela.ciocan@nxp.com>

MLK-15962: pxp-v3: fix pxp operation timeout issue

PxP block on imx6sll, imx6ull is different with imx7d, the node
path_ctrl should be different. So add path_ctrl for 6sll, 6ull.

Signed-off-by: Guoniu.Zhou <guoniu.zhou@nxp.com>

MLK-15937-4: ASoC: fsl_spdif: Use DMA workaround for SPDIF

Similar with commit 2f756e7aa88407 ("MLK-15004-4: ASoC: fsl_esai: esai
workaround for imx8qxp Rev1") this is needed because of a hardware
issue where SPDIF DMA request signal is active low but the DMA
input is active high.

The workaround uses GPT to convert DMA request signal to EDMA.

Reviewed-by: Shengjiu Wang <shengjiu.wang@nxp.com>
Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-15937-3: ARM64: dts: qxp: Add support for SPDIF

Instantiate sound-spdif node and add pinmux.
Connection on debug board is:
* SPDIF_OUT:  SEAF_B_G39
* SPDIF_RX:   SEAF_B_G38

Reviewed-by: Shengjiu Wang <shengjiu.wang@nxp.com>
Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-15937-2: ARM64: dts: qxp: Add SPDIF0 node definition

Specify register address, interrupt, clocks and dma.

Reviewed-by: Shengjiu Wang <shengjiu.wang@nxp.com>
Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-15937-1: clk: imx8qxp: Fix spdif0_tx_clk clock parent

Reviewed-by: Shengjiu Wang <shengjiu.wang@nxp.com>
Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-15960-6: ARM64: dts: add power domain for audio clocks

The mclk_out clock is used as codec's mclk, so need to add
its power domain to codec node.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15960-5: ASoC: fsl_esai: refine pm runtime function

In imx8qm/imx8qxp, the power domain of IP is enabled when
pm_runtime_get_sync() is called, and disabled when pm_runtime
_put_sync() is called. when power domain is disabled, the value
of registers will lost, so we need to use the regcache_sync()
to restore the registers in fsl_esai_runtime_resume.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15960-4: ASoC: fsl_asrc: refine pm runtime function

In imx8qm/imx8qxp, the power domain of IP is enabled when
pm_runtime_get_sync() is called, and disabled when pm_runtime
_put_sync() is called. when power domain is disabled, the value
of registers will lost, so we need to use the regcache_sync()
to restore the registers in fsl_asrc_runtime_resume.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15960-3: ASoC: fsl_spdif: refine pm runtime function

In imx8qm/imx8qxp, the power domain of IP is enabled when
pm_runtime_get_sync() is called, and disabled when pm_runtime
_put_sync() is called. when power domain is disabled, the value
of registers will lost, so we need to use the regcache_sync()
to restore the registers in fsl_spdif_runtime_resume.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15960-2: ASoC: fsl_sai: refine the pm runtime function

In imx8qm/imx8qxp, the power domain of IP is enabled when
pm_runtime_get_sync() is called, and disabled when pm_runtime
_put_sync() is called. when power domain is disabled, the value
of registers will lost, so we need to use the regcache_sync()
to restore the registers in fsl_sai_runtime_resume.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15960-1: ASoC: fsl_sai: update fifo_depth for different platform

The fifo_depth is changed to 64 in imx8qm/imx8qxp, in imx8mq, the
fifo_depth is 128. which is mentioned in their ADD.

Signed-off-by: Shengjiu Wang <shengjiu.wang@freescale.com>

MLK-15949-4 mmc: sdhci-esdhc-imx: restore the per_clk rate in PM_RUNTIME

When pm_runtime_suspend is run, a call to SCFW power off the SS in
which the resource resides is made. The SCFW can power off the SS
if no other resource in active in tha SS. If so, all state associated
with all the resources within the SS that is powered off is lost,
this includes the clock rates, clock state etc. When pm_runtime_resume
is called, the SS associated with that resource is powered up. But
the clocks are left in the default state.

This patch restore clock rate in pm_runtime_resume, make sure the
clock is right rather than depending on the default state setting
by SCFW.

Signed-off-by: Haibo Chen <haibo.chen@nxp.com>

MLK-15949-3 ARM64: dts: fsl-imx8qm: correct USDHC per clock rate

Set USDHC2/3 per clock's parent clock to 200MHz.

Signed-off-by: Haibo Chen <haibo.chen@nxp.com>

MLK-15949-2 ARM64: dts: fsl-imx8qxp: correct USDHC per clock rate

Set USDHC2/3 per clock's parent clock to 200MHz.

Signed-off-by: Haibo Chen <haibo.chen@nxp.com>

MLK-15949-1 clk: imx: fix IMX8QXP_SDHC2_CLK parent issue

Correct IMX8QXP_SDHC2_CLK clock's parent to IMX8QXP_SDHC2_DIV

Signed-off-by: Haibo Chen <haibo.chen@nxp.com>

MLK-15350 ARM64: dts: fsl-imx8mq-evk: add SD3.0 support

Add SD3.0 and eMMC HS400 support for imx8mq-evk.

Signed-off-by: Haibo Chen <haibo.chen@nxp.com>

MLK-14765: Enable DCP SHA workaround on all platforms

Remove variant restriction for DCP SHA workaround. All integrations of
DCP seem affected.

Signed-off-by: Radu Solea <radu.solea@nxp.com>

MGS-3083 [#imx-662] fix gpu kernel build error with kasan config

remove _eventRecord and _commandBufferObject instrances, use stack to avoid below error:

hal/kernel/gc_hal_kernel_command.c: In function gckCOMMAND_Commit:
hal/kernel/gc_hal_kernel_command.c:2718:1:
error: the frame size of 2288 bytes is larger than 2048 bytes [-Werror=frame-larger-than=]

Date: Jul 13, 2017
Signed-off-by: Xianzhong <xianzhong.li@nxp.com>

MLK-15954:[i.MX8MQ/ION]: Add ioctrl for 32 bit application

Implement compat_ioctl for 32bit application

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MLK-15004: ASoC: fsl: Refactor DMA workaround

Commit 2f756e7aa8840 ("ASoC: fsl_esai: esai workaround for imx8qxp
Rev1") introduced a workaround for ESAI.

Because the same workaround needs to be done for SPDIF, we refactor
GPT handling in order to avoid code duplication.

Notice that we isolate code related to workaround into
fsl_dma_workaround so that only few lines of code from ESAI/SPDIF
are modified. Thus when the hardware issue will be fixed there will
be very little things to revert in our modules.

Reviewed-by: Shengjiu Wang <shengjiu.wang@nxp.com>
Signed-off-by: Daniel Baluta <daniel.baluta@nxp.com>

MLK-15959: ASoc: fsl: fix hifi4 driver build warning

When building sound/soc/fsl/fsl_hifi4.c file, a warning
occurs:
      warning: cast to pointer from integer of different
      size [-Wint-to-pointer-cast]
      (struct timestamp_info_t *)pext_msg->dtstamp;

By forced conversing int type to long type to fix this
issue.

Signed-off-by: Weiguang Kong <weiguang.kong@nxp.com>

MLK-15955 gpu: imx: dpu: Sort dpu unit names in struct dpu_soc alphabetically

This patch sorts DPU unit names in structure dpu_soc alphabetically.
So, just code change only.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-15951: ARM64: dts: fsl-imx8qxp: Fix SAI master clock assignment

The SAI driver maps the DTS master clock names to the registers settings
that select the audio Master Clock used for internally generated bit clock
when SAI operates in master mode.
The mapping is defined as follows:

mclk0 -> Bus Clock
mclk1 -> Master Clock (MCLK) 1
mclk2 -> Master Clock (MCLK) 2
mclk3 -> Master Clock (MCLK) 3

In iMX8QXP the SAIs are connected to MCLK 1 so we have to use it in DTS.

Signed-off-by: Mihai Serban <mihai.serban@nxp.com>
Reviewed-by: Shengjiu Wang <shengjiu.wang@nxp.com>

MLK-15953-04 ARM64: config: Enable i.mx8mq thermal driver support

Enable the thermal driver support in default config for i.MX8MQ

Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15953-03 ARM64: dts: Add tmu thermal device node support for imx8mq

Add the tmu thermal zone device support on i.MX8MQ. At present, only
support one thermal zone, other two thermal zone support will be added
later.

Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15953-02 driver: thermal: Add tmu thermal driver support for i.mx8mq

On i.MX8MQ, we use the same TMU as on QorIQ platform, so the TMU driver
for QorIQ platform can be resued on our i.MX8M platform.

Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15953-01 driver: clk: Add tmu root clock for i.mx8mq

Add the tmu root clock for i.mx8mq.

Signed-off-by: Bai Ping <ping.bai@nxp.com>

MLK-15356-2:[i.MX8MQ/Hantro] Add support for android platform

Add compat ioctl for 32 bit application
This is re-commit: only reserve hantro driver change
           remove mxc_ion change

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MLK-15337: pxp-v3: add pxp v3 crop feature

Add pxp v3 crop feature support.
Update the pxp_dma.h file.

Signed-off-by: Guoniu.Zhou <guoniu.zhou@nxp.com>

MLK-15325: pxp-v3: Modify pxp pitch parameter and csc
coefficient setting.

Because the caller of pxp-v3 does not set the stride parameter,
this will cause pitch parameter to be zero and pxp can't work.

Correct the csc1 coefficient when use pxp convert YUV to RGB format.

Signed-off-by: Guoniu.Zhou <guoniu.zhou@nxp.com>

Revert "MLK-15356-2:[i.MX8MQ/Hantro] Add support for android platform"

This reverts commit b5d7e2af70d25568835a813a95032998194bc262 as it
breaks the build on imx6/7.

Signed-off-by: Octavian Purdila <octavian.purdila@nxp.com>

MLK-15356-2:[i.MX8MQ/Hantro] Add support for android platform

Add compat ioctl for 32 bit application

Signed-off-by: Zhou Peng-B04994 <eagle.zhou@nxp.com>

MLK-15932-8 drm/imx: dpu: kms: Add scalers support

This patch adds scalers support.  According to the DPU spec, we only
support up-scaling for display controller.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-15932-7 gpu: imx: dpu: common: Add scalers support in dpu plane group

This patch adds scalers support in dpu plane group.  A module parameter,
i.e., display_plane_video_proc, is introduced to enable or disable video
processing capability of display plane, since some video processing units
are shared with capture controllers.  By default, it is enabled.

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-15932-6 gpu: imx: dpu: common: Introduce dpu_vproc_get_h/vscale_cap()

This patch introduces two helpers - dpu_vproc_get_h/vscale_cap().

Signed-off-by: Liu Ying <victor.liu@nxp.com>

MLK-15932-5 gpu: imx: dpu: common: Introduce dpu_vproc_has_h/vscale_cap()

This patch introduces two helpers - dpu_vproc_has_h/vscale_cap().

Signed-off-by: Liu Ying <victor.liu@nxp.com>