MLK-18180 ARM64: dts: correct the pad configurations of pcie

The correct default should be 0x04000021. In which we have the open
drain input option for field [25:26] with a pull up resistor and low
drive strength. This will allow the end point device to drive low the
wake and clkreq signals when necessary and don't have the PCIe
driving back to the endpoint device.

Signed-off-by: Richard Zhu <hongxing.zhu@nxp.com>
(cherry picked from commit 2d3e439c1b32d78807bfc74dfc90f62aa897a709)

diff --git a/arch/arm64/boot/dts/freescale/fsl-imx8qm-lpddr4-arm2.dts b/arch/arm64/boot/dts/freescale/fsl-imx8qm-lpddr4-arm2.dts
index 5d3b894..42f1908 100644 (file)
--- a/arch/arm64/boot/dts/freescale/fsl-imx8qm-lpddr4-arm2.dts
+++ b/arch/arm64/boot/dts/freescale/fsl-imx8qm-lpddr4-arm2.dts
@@ -529,17 +529,17 @@
 
                pinctrl_pciea: pcieagrp{
                        fsl,pins = <
-                               SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27        0x00000021
-                               SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28          0x00000021
-                               SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29         0x00000021
+                               SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27        0x04000021
+                               SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28          0x04000021
+                               SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29         0x04000021
                        >;
                };
 
                pinctrl_pcieb: pciebgrp{
                        fsl,pins = <
-                               SC_P_PCIE_CTRL1_CLKREQ_B_LSIO_GPIO4_IO30        0x00000021
-                               SC_P_PCIE_CTRL1_WAKE_B_LSIO_GPIO4_IO31          0x00000021
-                               SC_P_PCIE_CTRL1_PERST_B_LSIO_GPIO5_IO00         0x00000021
+                               SC_P_PCIE_CTRL1_CLKREQ_B_LSIO_GPIO4_IO30        0x04000021
+                               SC_P_PCIE_CTRL1_WAKE_B_LSIO_GPIO4_IO31          0x04000021
+                               SC_P_PCIE_CTRL1_PERST_B_LSIO_GPIO5_IO00         0x04000021
                        >;
                };
 

diff --git a/arch/arm64/boot/dts/freescale/fsl-imx8qm-mek.dts b/arch/arm64/boot/dts/freescale/fsl-imx8qm-mek.dts
index abd13be..5025611 100644 (file)
--- a/arch/arm64/boot/dts/freescale/fsl-imx8qm-mek.dts
+++ b/arch/arm64/boot/dts/freescale/fsl-imx8qm-mek.dts
@@ -419,11 +419,11 @@
 
                pinctrl_pciea: pcieagrp{
                        fsl,pins = <
-                               SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27        0x00000021
-                               SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28          0x00000021
-                               SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29         0x00000021
-                               SC_P_LVDS1_I2C0_SDA_LVDS1_GPIO0_IO03            0x00000021
-                               SC_P_USDHC2_RESET_B_LSIO_GPIO4_IO09             0x00000021
+                               SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27        0x04000021
+                               SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28          0x04000021
+                               SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29         0x04000021
+                               SC_P_LVDS1_I2C0_SDA_LVDS1_GPIO0_IO03            0x04000021
+                               SC_P_USDHC2_RESET_B_LSIO_GPIO4_IO09             0x04000021
                        >;
                };
 

diff --git a/arch/arm64/boot/dts/freescale/fsl-imx8qxp-lpddr4-arm2.dts b/arch/arm64/boot/dts/freescale/fsl-imx8qxp-lpddr4-arm2.dts
index 07cf13d..0419a4a 100644 (file)
--- a/arch/arm64/boot/dts/freescale/fsl-imx8qxp-lpddr4-arm2.dts
+++ b/arch/arm64/boot/dts/freescale/fsl-imx8qxp-lpddr4-arm2.dts
@@ -440,9 +440,9 @@
 
                pinctrl_pcieb: pciebgrp{
                        fsl,pins = <
-                               SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO00         0x06000021
-                               SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01        0x06000021
-                               SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO02          0x06000021
+                               SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO00         0x04000021
+                               SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01        0x04000021
+                               SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO02          0x04000021
                        >;
                };
 

diff --git a/arch/arm64/boot/dts/freescale/fsl-imx8qxp-mek.dts b/arch/arm64/boot/dts/freescale/fsl-imx8qxp-mek.dts
index f842ef0..e66c55e 100755 (executable)
--- a/arch/arm64/boot/dts/freescale/fsl-imx8qxp-mek.dts
+++ b/arch/arm64/boot/dts/freescale/fsl-imx8qxp-mek.dts
@@ -504,9 +504,9 @@
 
                pinctrl_pcieb: pcieagrp{
                        fsl,pins = <
-                               SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO00         0x06000021
-                               SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01        0x06000021
-                               SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO02          0x06000021
+                               SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO00         0x04000021
+                               SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01        0x04000021
+                               SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO02          0x04000021
                        >;
                };